Sayısal Tasarım Deney Notları

Sayısal Tasarım Tüm Deney Notları

Aşağıdaki linkte tüm deney notlarınız bulunmaktadır. Deney notu eksik olan varsa en kısa sürede bana mail atabilir.

Tüm deney notlarının son hali (telafi dahil) için tıklayınız.


Sayısal Tasarım Deney 5: 4 Bit Sayıcı (JK Flip Flop) (Bu deney yapılmıştır.)

Deney için 2 adet 7476 entegresi gerekmektedir. Ayrıca oluşturduğunuz devreye göre VE, VEYA, DEĞİL (AND, OR, NOT) kapıları gerekecektir. Aşağıdaki entegreler bu deney için yeterli olacaktır. Fakat VE kapısı yerine VEYA kapısı ile de deney yapılabilir. (Minterm veya Maxterm ile sonuca ulaşmak size bağlı)

7476 (JK Flip Flop) entegresi – 2 Adet

7408 VE (AND) kapısı entegresi – 1 Adet

7404 DEĞİL (NOT) kapısı entegresi – 1 Adet

DENEYDE YAPILACAKLAR

Bu deneyde; diğer deneylerden farklı olarak bir ön hazırlık yapmanız istenmektedir. Ön hazırlığı kendi el yazınızla hazırlayıp getirmeniz gerekmektedir. Ön hazırlıkta deneyle ilgili açıklamalar yer almalıdır. (Kapak sayfasına gerek yoktur.)

  • 4 bitlik bir sayıcı tasarlamanız istenmektedir.
  • Durum diyagramı, doğruluk tablosu, eğer gerekiyorsa karnaugh haritası ve devrenin tasarımı gibi gerekli bilgiler ön hazırlıkta istenmektedir.
  • Tasarladığınız devrede harici bir X girişi bulunacaktır. Bu X girişi geriye doğru çift veya tek sayıları saymak için gerekli seçim ucu olacaktır.
    • X=0 (GND) olduğunda sayıcı 15’den geriye çift sayıları sayacaktır ve bu sayım sürekli tekrar edecektir. (14-12-10-8-6-4-2-0 şeklinde olacaktır.)
    • X=1 (5V) olduğunda sayıcı 15’den geriye tek sayıları sayacaktır ve bu sayım sürekli tekrar edecektir. (15-13-11-9-7-5-3-1 şeklinde olacaktır.)
    • Tasarlanan devrede X harici ucu değiştiği an sayım değişecektir. Çift sayılar geriye doğru sayılıyorsa, tek sayılar geriye doğru sayılmaya başlayacaktır (Ya da tam tersi). Deneyde bu durum test edilecektir.

Devre yukarıdaki işlemleri yapacak şekilde tasarlanacaktır.

Not: Ön hazırlık olmadan gelenler 50 puan üzerinden değerlendirilecektir.

4 Bit Geriye Doğru Tek ve Çift Sayıcı


Sayısal Tasarım Deney 4: Ardışık Devreler (D Flip Flop – 7474) (Bu deney yapılmıştır.)

Bu deneyde, 3 senkron ardışık (seri) devreyi dizayn edip, çalıştıracak ve test edeceksiniz. 7474 D tipi flip flop entegresi kullanılacaktır. Elinde 7474 bulunmayanlar IC type 7476 (JK flip flop) ile deneyi yapabilirler, fakat entegre bağlantıları farklı olacaktır.

Aşağıdaki entegrede

CLR1, CL2 : Clear uçları,

PR1, PR2: Preset uçları,

D1,D2: Girişler,

Q1,Q2: Çıkış uçları (Sayım uçları)

Q1′,Q2′: Çıkış uçlarının değilleri

 

7474 entegresi ve doğruluk tablosu.

Kaynak: Joe’s Hobby Electronics

Devre Şeması

D Tipi Flip Flop ile 2 Bit Sayıcı

D Tipi Flip Flop ile 4 Bit Sayıcı

D Tipi Flip Flop ile 2 bit Sayıcının Simülasyonu

D Tipi Flip Flop ile 4 bit Sayıcının Simülasyonu

Yukarı-Aşağı Sayıcı (Up-Down Counter)
2 bitlik bir sayıcının (counter) aşağı ve yukarı sayımı için tasarım işlemi, çalıştırma ve test etme işlemleri yapılacaktır.
Etkinleştirme girişi (enable input) E sayıcının on veya off olduğunu belirler.
Eğer E=0 ise, sayıcı etkin değildir ve flip flopa clock pulse uygulansa bile mevcut halini korur.
Eğer E=1 ise, sayıcı etkindir ve ikinci giriş (x), sayaç yönünü belirler.
Eğer x=1 ise, devre sıra ile (00,01,10,11) yukarı doğru sayar ve sayım tekrar (devam) eder.
Eğer x=0 ise, devre sıra ile (11,10,01,00) aşağı doğru sayar ve sayım tekrar (devam) eder.
E’yi clock’u devre dışı bırakmak için kullanmayınız.
Ardışık devreyi E ve x girişleri ile dizayn ediniz.
Durum Diyagramı (State Diagram)
İki adet A ve B flip flop’u , girişi x ve çıkışı y olarak belirleyin.
Flip flop B’nin en anlamsız çıkışını x girişine bağlayın ve çıkışı tahmin edin. Çıkış clock pulse ile birlikte oluşacaktır. Devreyi durum değişimleri ve çıkışlara bakarak test edin.

Preset kurma ucudur. Aktif olduğunda girişler ne olursa olsun sinyal olsun olmasın çıkışlar (Q ve Q’) daima lojik 1 olur.

Clear ucu ise temizleme ucudur. Aktif olduğunda her koşulda çıkışlar (Q ve Q’) lojik 0 olur.


Sayısal Tasarım Deney 3: 7447 ve 7 Segment Display (Bu Deney Yapılmıştır.)

7730 entegresi: Bu entegre 7 Segment Display‘dir. Bunun için 7730 entegresi diye arama yapmayınız. 7 segment display (anot, katot fark etmez) olarak araştırınız, karşınıza çıkacaktır. 7 segment display özellikleri için tıklayınız.

7 Segment Display (7730)

7 segment display (7730 veya eşdeğeri), 0-9 aralığındaki decimal sayılardan herhangi birini gösterir. Genellikle, decimal dijitler (sayılar, basamaklar) BCD kodlarda kullanılabilir. BCD’den 7 segment bir kod çözücü (7447) decimal bir sayıyı kullanarak uygun bir 7 segment kod üretir.

D girişi : En anlamlı bit

A girişi : En anlamsız bit

4 bit giriş a’dan g’ye 7 segment koda dönüştürülür. 7447’nin çıkışları 7 segment display’e (7730 veya eşdeğeri) bağlanır.

1010’dan 1111’e kadar olan inputlar BCD kodlar kapsamına girmez.

Not: Bu deneyde 2 entegreye ihtiyaç vardır. 7447 kod çözücü ve 7730 7 segment display. Elinde 7730 7 segment display bulunmayanlar, eşdeğeri olan farklı bir 7 segment display kullanabilirler. 7730 yerine başka bir 7 segment display kullandığınızda sadece kullanacağınız pinlerin yerleri farklı olacaktır. Buna dikkat etmeniz gerekmektedir.

BCD kod çözücü (7447) ve 7 segment display (7730)

Kaynak: https://web.sonoma.edu/users/m/marivani/es210/units/experiment06.shtml


Sayısal Tasarım Deney 2: 7400 (Bu deney yapılmıştır.)

Bu hafta 7400 entegresi kullanılacaktır. Devre şeması aşağıdaki gibidir.


Sayısal Tasarım Deney 1: 7493 BCD Sayıcı (Bu deney yapılmıştır.)


Sayısal Tasarım Gruplar


Arş. Gör. Sefa Tunçer